(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-111642

(43)公開日 平成8年(1996)4月30日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H03M 7/00 9382-5K

301 Z 7736-5D

G11B 20/10 H 0 4 N 5/922

H04N 5/92

Н

審査請求 未請求 請求項の数27 FD (全 24 頁) 最終頁に続く

(21)出願番号

特願平7-270508

(22)出顧日

平成7年(1995) 9月25日

(31) 優先権主張番号 08/311,659

(32) 優先日

1994年9月23日

(33) 優先権主張国

米国(US)

(71)出願人 593119446

シーーキューブ・マイクロシステムズ・イ

ンコーポレイテッド

C-Cube Microsystem

s, Inc.

アメリカ合衆国カリフォルニア州95035・

ミルピタス・マッカーシープルバード

1778

(72) 発明者 ディピッド・イー・ガルビ

アメリカ合衆国カリフォルニア州94089・

サニーペイル・#19-301・モースアペニ

ュー 1063


(74)代理人 弁理士 大島 陽一 (外1名)

(54) 【発明の名称】 MPEG規格の音声映像デコーダ及び音声映像をデコードする方法

(57)【要約】

回路の量を減らした効率的な音声映像デコ 【課題】 ーダ及びデコードの方法を提供する。

本発明の音声映像デコーダは、メモ 【解決手段】 リ、信号処理ユニット (SPU) を有し、SPUは乗算 器、バタフライユニット、主CPU、メモリコントロー ラを含み、これらは映像及び音声データの両デコード処 理の間で時分割多重方式で用いられる。音声デコードの ため、周波数を変数とするベクトルの要素を結合データ としてまとめ、時間を変数とするベクトルへの変換(マ トリクス処理) に必要な乗算の数を減らす。マトリクス 処理とMPEG規格のフィルタ処理とを組み合わせてS PUの構成要素の同時並行的使用度を高めることで、デ コーダのスループットを高める。デコーダは、逆グルー プ処理回路でサブバンドコードを逆グループ処理するこ とで、メモリに書き込むときの遅れを最小限にとどめる と共に除算器をより小型にすることができる。



【特許請求の範囲】

【請求項1】 第1内部メモリと、

音声データのブロックと映像データのブロックとを交互 に前記第1メモリに書き込む手段と、

1

前記第1メモリからの音声データのデコードと、前記第 1メモリからの映像データのデコードとを交互に行う信 号処理ユニットとを有することを特徴とする一体化され た音声映像デコーダ。

前記信号処理ユニットが、 【請求項2】

映像データのデコードの間に逆離散コサイン変換 (ID 10 CT) 係数と量子化係数との乗算を行い、音声データの デコードの間に量子化されたサンプルベクトルの要素と 逆量子化係数との乗算を行う乗算器と、

映像データのデコードの間に、逆離散コサイン変換のた めIDCT係数の差及び和を定め、音声データのデコー ドの間に周波数を変数とするサンプルベクトルの要素の 差及び和を定めるバタフライユニットとを有することを 特徴とする請求項1に記載のデコーダ。

音声データフレームからサブバンドデ 【請求項3】 て、前記第1ベクトルが、音声サンプルデータの周波数 を変数とする要素を表す要素を有する、該デコード処理 を行う過程と、

バタフライユニットを用いて、前記第1ベクトルの2つ 以上の要素を結合する過程と、

乗算器を用いて前記結合データとマトリクス処理係数と の積を計算する過程と、

前記積をメモリロケーションに蓄積する過程と、

第2ベクトルの要素を定めるべく、前記結合過程、計算 過程、及び蓄積過程を一回以上繰り返す過程であって、 前記第2ベクトルが、音声サンプルデータの周波数を変 数とする要素を表す要素を有する、該繰り返し過程とを 有することを特徴とするMPEG規格音声データフレー ムをデコードする方法。

請求項3の結合過程、計算過程、蓄積 【請求項4】 過程、及び繰り返し過程を複数回繰り返して、線形独立 な前記第2ベクトルの要素のセットを生成する過程と、 前記第2ベクトルの要素を第2メモリに格納する過程 と、

前記第2ベクトルの要素を第2メモリに格納する過程

他のベクトルの要素を前記第2メモリから検索する過程 であって、前記他のベクトルはそれぞれ音声サンプルデ ータの周波数を変数とする要素を表す要素を有する、該 検索過程と、

前記第2ベクトルの要素と前記他のベクトルの要素とを 結合して音声振幅値を生成する過程とをさらに有するこ とを特徴とする請求項3に記載の方法。

前記第2ベクトルの要素を格納する過 【請求項5】 程が、互いに線形独立な要素のみを格納することを特徴 50 接続された入力バスと、前記第1マルチプレクサの第2

とする請求項4に記載の方法。

【請求項6】 前記他のベクトルの要素を検索する過 程が、互いに線形独立な要素のみを検索することを特徴 とする請求項5に記載の方法。

2

【請求項7】 時間を変数とするベクトルの要素を含 むブロックを第2メモリから第1メモリへ転送する過程

前記ブロックの前記各要素の積を、対応するウィンドウ 処理係数によって定める過程と、

前記積を複数の合計値として蓄積する過程とを有し、 前記各合計値が異なった音声振幅値に対応することを特 徴とするMPEGエンコード規格に従ったデータから音 声振幅値を生成する方法。

【請求項8】 前記ブロック転送過程が、第1の時間 を変数とするベクトルからの17個の要素と、第2の時 間を変数とするベクトルからの16個の要素とを転送す る過程をさらに有することを特徴とする請求項7に記載 の方法。

【請求項9】 前記積を定める過程が64個の乗算を ータをデコードして第1ベクトルを生成する過程であっ 20 行い、各乗算は前記ブロックからの要素の1つとウィン ドウ処理係数を含んだ計算であることを特徴とし、

> 前記蓄積過程が各32個の合計値の1対の積を加算する 過程を有することを特徴とする請求項8に記載の方法。

> 一連のマトリクス処理係数と、周波 【請求項10】 数を変数とするベクトルの要素の対応する結合データと の乗算を行う過程と、

> 時間を変数とするベクトルの4つの要素を生成するべく 積を蓄積する過程と、

前記4つの時間を変数とするベクトルの要素を前記第2 30 メモリに書き込む過程とを有することを特徴とする請求 項9に記載の方法。

請求項7、請求項8、請求項9、及 【請求項11】 び請求項10の過程を8回繰り返し、かつ前記同じ1対 の時間を変数とするベクトルの要素をブロック転送する 2つの過程は繰り返さないことを特徴とする請求項10 に記載の方法。

【請求項12】 第1マルチプレクサと、 第2マルチプレクサと、

動作時に、前記第1及び第2マルチプレクサから非除数 40 を表す信号を受け取るべく接続された入力バスを有する 除算器と、

余りを表す信号をうけとるべく前記除算器に接続された 入力バスと、前記第1マルチプレクサの第1入力バスに 接続された出力バスとを有する第1レジスタと、

商を表す信号を受け取るべく前記除算器に接続された入 カバスと、前記第1マルチプレクサの入力バスに接続さ れた出力バスとを有する第2レジスタとを有することを 特徴とする逆グループ処理回路。

【請求項13】 前記第2レジスタの前記出力バスに

入力バスに接続された出力バスとを有するダイ 3 レジス タと、

前記第1レジスタの前記出力バスに接続された第1入力 バスと、前記第3レジスタの前記出力バスに接続された 第2入力バスとを有する第3マルチプレクサとをさらに 有することを特徴とする請求項12に記載の逆グループ 処理回路。

【請求項14】 前記除算器が除数を選択するための 選択ターミナルをさらに有することを特徴とする請求項 12に記載の逆グループ処理回路。

【請求項15】 前記除算器が、

前記第1及び第2レジスタの前記入力バスに接続された データバスを有するリードオンリメモリと、

前記除算器の前記入力バスと前記リードオンリメモリの アドレスバスとの間に接続されたアドレスジェネレータ とをさらに有することを特徴とする請求項14に記載の 逆グループ処理回路。

【請求項16】 前記アドレスジェネレータが前記リードオンリメモリヘアドレス信号を与え、前記選択ターミナル上の信号が第1の値を有するとき、前記アドレス 20信号が前記非除数を表す信号と等しく、前記選択ターミナル上の前記信号が第2の値を有するとき、前記アドレス信号が、前記非除数を表す信号と前記選択ターミナル上の信号との論理結合データと等しいことを特徴とする請求項15に記載の逆グループ処理回路。

【請求項17】 前記第1マルチプレクサが前記アドレスジェネレータに第1の4ビット信号を与え、

前記第2マルチプレクサが前記アドレスジェネレータに 第2の4ビット信号を与え、

前記アドレスジェネレータが前記リードオンリメモリに 30 8 ビットアドレス信号を与え、

前記選択ターミナル上の信号が第1の値を有するとき、 前記アドレス信号の4つの最上位ビットが前記第1の4 ビット信号と等しく、前記アドレス信号の4つの最上位 ビットが前記第2の4ビット信号に等しく、

前記選択ターミナル上の前記信号が第2の値を有する時、前記アドレス信号の最上位ビットが1に等しく、前記アドレス信号の最下位の7つのビットが前記第1及び第2の4ビット信号の最下位の3つのビットの結合データに等しく、

前記選択ターミナル上の信号が第3の値を有するとき、 前記アドレス信号の最上位ビットが1に等しく、前記ア ドレス信号の最上位ビットが1に等しく、前記アドレス 信号の最下位の7つのビットが定数であるか、または前 記第1及び第2の4ビット信号のそれぞれの前記2つの 最下位のビットの結合データに等しいことを特徴とする 請求項15に記載の逆グループ処理回路。

【請求項18】 前記除算器が、

- 3を除数とする除算回路と、
- 5を除数とする除算回路と、

9を除数とする除算回路と、 マルチプレクサとを有し、

かつ、前記マルチプレクサが、

前記選択ターミナルに接続された選択リードと、

前記除算器の前記入力バスに接続された入力バスと、

前記3を除数とする除算回路に接続された第1出力バスと、

前記5を除数とする除算回路に接続された第2出力バス と、

10 前記9を除数とする除算回路に接続された第3出力バス とを有することを特徴とする請求項14に記載の逆グル ープ処理回路。

【請求項19】 データソースからのデジタルデータストリームをデコーダへ転送する過程と、

前記データソースがエラーを検出したとき前記データソースからのエラー信号を前記デコーダへ与える過程と、 前記エラー信号及びデータの一部が前記デコーダから受け取られたときデジタルデータストリームに於ける前記 データの一部をエラーコードで置き換える過程と、

前記データストリームの中にあり前記エラーコードに等 しいビット結合データを置き換えられるようにするべく 前記デコーダにフラグ信号を与える過程と、

前記データストリームの中にあり、前記エラーコードと 等しいビット結合データを置き換えることによって前記 データストリームを変化させる過程と、

前記変化されたデータストリームをデコードする過程と を有することを特徴とするエラーを含むデジタルデータ ストリームをデコードする方法。

【請求項20】 前記エラーコードがエラーのないデータストリームに於ける有効なビット結合データであることを特徴とし、

前記フラグを立てたままにしておき、次いで、前記データストリームの中にあり前記エラーコードに等しいビット結合データを置き換えることを禁止するべく、前記フラグを立てないようにする過程をさらに有することを特徴とする請求項19に記載の方法。

【請求項21】 前記エラーコードと等しいビット結合データがエラーのないデータストリームに於いて殆ど現れず、エラーのないデータストリームの中にありエラーコードと等しいビット結合データを置き換えることが、デコードされたデータを殆ど変えることにならないことを特徴とする請求項20に記載の方法。

【請求項22】 前記デジタルデータストリームが前記MPEGエンコード規格に従った音声データストリームであることを特徴とする請求項20に記載の方法。

【請求項23】 前記データストリームを変化させる 過程がサブバンドデータを0に置き換える過程をさらに 有することを特徴とする請求項22に記載の方法。

【請求項24】 前記データストリームを変化させる

50 過程が、

前記エラーコードと等しいビット結合データがサブバン ドデータ内にあるとき、前記サブバンドデータを0で置 き換える過程と、

前記エラーコードに等しいビット結合データが前記ヘッ ダ内または前記第1データフレームのサイドインフォメ ーション内に少なくともその一部が存在するとき、第1 音声データフレームを前音声データフレームで置き換え る過程を更に有することを特徴とする請求項22に記載 の方法。

【請求項25】 前記データストリームを変化させる 10 過程が、前記ビット結合データを1またはそれ以上の前 音声データフレームから導出される同形のデータで置き 換える過程をさらに有することを特徴とする請求項22 に記載の方法。

前記エラー信号が与えられたとき、 【請求項26】 シフトレジスタ内の値に1を書き込む過程と、

前記シフトレジスタ内の値を周期的にシフトさせる過程 とを有し、

前記フラグ信号を与える過程が、前記シフトレジスタ内 の値が0でないとき前記フラグ信号を与えることを特徴 20 とする請求項20に記載の方法。

前記変化されたデータストリームを 【請求項27】 バッファに書き込む過程を有し、

前記値をシフトする過程がエラーコードが前記バッファ 内に残っている時間と同じかそれ以上の時間、0でない ビットが前記シフトレジスタ内に残っているような速度 で、前記値をシフトさせることを特徴とする請求項26 に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本出願は、米国特許出願第0 7/669、818号の一部継続出願である米国特許出 願第07/890、732号(平成5年特許願第15 1,595号)の継続出願である米国特許出願第08/ 288,652号の一部継続出願に基づくものであっ て、本発明は、ディジタルデータから音声信号を生成す るデコーダに関し、特に、MPEG規格に基づく結合さ れた音声及び映像データのデコード処理に関する。

[0002]

【従来の技術】モーションピクチャーエキスパートグル 40 ープ (MPEG) は、デジタル媒体上の動画信号及びそ れに関連する音声信号の圧縮及び復元に関する国際的規 格(以下、MPEG規格と呼ぶ)を開発した。国際標準 化機構 (ISO) による1993年に刊行の刊行物N o. 11172に於いて、「Coding for Moving Pictur esand Associated Audio」という表題でMPEG規格に ついて記載しているが、これを参照されたい。MPEG 規格は、音声及び映像信号の符号化されたデジタル表現 を特定し、コンパクトディスク、デジタルオーディオテ ープ、及び磁気ハードディスクのような装置からの1秒 50 スケール処理も連続して実施することができる。更に、

当たり1.5メガビットの連続的なデータ伝送を予定し ている。

【0003】MPEG規格では、平行データストリーム または時間多重化データストリームが映像データフレー ム及び音声データフレームを与える。映像データフレー ムのデコードシステム及びデコードの方法については、 米国特許出願第07/890,7325 (平成5年特許 願第151,595号)及び米国特許出願第07/66 9.818号を参照されたい。音声データフレームはへ ッダ、サイドインフォメーション (side informatio n) 、及びサブバンドデータを含む。サブバンドデータ は周波数を変数とするベクトルを表し、このベクトルは 変換処理 (マトリクス処理) 及び平滑フィルタ処理 (ウ ィンドウ処理)によって時間を変数とする出力音声振幅 値に変換される。

【0004】典型的には、デコードのためのMPEG規 格の音声映像デコードシステムは、一方は音声信号のデ コード、他方は映像信号のデコードに用いる2つの集積 回路チップ上に別々に設けられた2つのデコーダを有す る。音声デコーダ及び映像デコーダはMPEG規格音声 符号化技術とMPEG規格映像符号化技術との差のため に分離して設けられるが、音声映像信号デコーダは回路 の量が増えるため、音声映像デコードシステムのコスト を増加させる。デコードシステムのアーキテクチャは、 回路の量を低減し、MPEG音声及び映像データのデコ ードに掛かるコストを減らすことを必要としているので ある。

[0005]

【発明が解決しようとする課題】従って、本発明の目的 30 は、回路の量を減らした効率的な音声映像デコーダ及び 音声映像デコードの方法を提供することである。

【課題を解決するための手段】本発明によれは、1つの チップ上に一体化されたMPEG音声映像デコーダが、 音声及び映像信号の両方をデコードするべく、メモリ、 主CPU、メモリコントローラ、及び信号処理ユニット (SPU) のような構成要素を用いる。 SPUには乗算 器(または乗算ー蓄積ユニット(multiply-and-accumul ate unit)) 及びバタフライユニットが含まれ、これら によって映像データ音声データのデコードを交互に実施 する。乗算器とバタフライユニットとの結合によって、 音声および映像信号のデコードを効率的に実施すること ができる。特に、音声信号のデコードのために、バタフ ライユニットで、周波数を変数とするベクトルの要素の 和と差を決定することによって、マトリクス処理(即 ち、周波数を変数とするサンプルベクトルから時間を変 数とするベクトルの要素を決定すること)のために必要 な乗算の数を減らすことが出来る。要素の結合データを 定めることによって、結合された要素の逆量子化及び逆 マトリクス処理及びウィンドウ処理(即ち前時間を変数とするベクトルと現時間を変数とするベクトルとの結合 データ)は1つの命令に統合されて、乗算器、バタフラ イユニット、及び外部メモリへの読み書きを行うメモリ

データ)は1つの命令に統合されて、乗算器、バタフライユニット、及び外部メモリへの読み書きを行うメモリコントローラの平行利用を増やすことにより、デコーダのスループットを高めることができる。

【0007】また、本発明により、MPEG規格サブバンドコードをデコードするための逆グループ処理回路は

除算器を有し、これは3つのクロック周期の間にMPE

G規格サブバンドコードを3つのベクトル要素に転換す 10 る2つの除算を実行するものである。2つのクロック周

期でなく3つのクロック周期で2つの除算を計算するこ

とにより、除算器は小さくコストの掛からないものとす

ることができるが、これによってデコードの速度が落ち

るということはなく、これは3つのベクトル要素をシン

グルポートのメモリに書き込むのに3つのクロック周期

が必要だからである。従って、除算器を小さくすること

によってサブバンドコード逆グループ処理及び計算結果 の要素をメモリに書き込むのに掛かる時間が著しく増加

の要素をメモリに書き込むのに掛かる時间が者しく増加するということはない。除算器に入力される非除数に関 20

するということはない。除鼻器に入力される非除数に関する公知の限界を用いることによって、除算器の寸法及

びコストは汎用除算器のそれと比較してずっと小さなも

のにすることができる。

【0008】更に本発明によれば、外部のMPEG音声 データストリームソースからのエラー信号に応じて、M PEG音声デコーダはエラーコードを有する音声データ ストリームに置き換えるが、このエラーコードはMPE G音声データフレームに於いて殆ど見られないビット結 合データであり、エラーの取り扱いを一時的に可能にす ることが出来る。エラーコードを有する音声データスト 30 リームはデコーダに於いてセーブもしくはバッファリン グされ得る。エラーの取り扱いを同時に可能にした音声 のデコードの間に、デコーダはエラーコードと等しいピ ット結合データのための音声データを探し、再構築され たデータのピット結合データに置き換える。この置き換 えによってエラーが音声化されるのを最小化することが できる。典型的には、サブバンドデータの幾つかはゼロ に置き換えられ、エラーによって周波数成分のいくらか が失われることになる。

[0009]

【発明の実施の形態】本発明によれば、音声映像デコー がはMPEG規格データストリームをデコードして、音 声信号及び映像信号を与える。音声映像デコーダは映像 データフレームのデコードと音声データフレームのデコードを交互に行い、両者に同じメモリ及び信号処理ユニット (SPU) が備えられている。

【0010】図1は、MPEG規格音声及び映像データフレームをデコードするための音声映像デコーダ100のブロック図を示したものである。デコーダ100はシリアルバス104を通してMPEG規格の符号化された 50

8

音声及び映像データを受け取り、そのデータをデコードして、デコードされたデータを映像バス176及び音声バス192を通して供給する。デコーダ100はスタティックランダムアクセスメモリ(SRAM)134~137(ここではZMEM134、QMEM135、TMEM136、及びPMEM137とも呼ばれる)を有し、これらは映像デコードのための映像データの保持を交互に行う。デコーダ100はまた信号処理ユニット(SPU)140を有し、これは命令メモリ、レジスタファイル、乗算器または乗算一蓄積ユニット(MAC)、及びバタフライユニットを有しており、デコーダ100がその時点で映像のデコードを行っているか、或いは音声のデコードを行っているかに応じて、映像データ、または音声

データのデコードを行う。

【0011】音声映像デコーダ100は、ホストバス1 02及びシリアルバス104を通して、ホストコンピュ ータ及びコンパクトディスクデジタル信号プロセッサ (CD-DSP) のような音声及び映像信号ソースと接 続されている。シリアルバス104はMPEG規格に従 って圧縮された音声及び映像データのストリームを送る が、このデータストリームは先入れ先出し (FIFO) バッファ115 (コードFIFO115) を通してデコ ーダ100が受け取るものである。メモリコントローラ 180は、コードFIFO115からの圧縮されたデー タをメインバス155を通して読み取り、その圧縮され たデータを外部メモリ160 (ここではBRAM160 とも呼ばれる) に書き込む。以下に述べるように、音声 エラーコードインジェクタ118はエラーコードをDR AM160に書き込まれた音声データに注入することが できる。CPU150はそれ自身の命令メモリを有する マイクロコードプロセッサであるが、これはメインバス 155へのアクセスを制御し、特に、コードFIFO1 15からDRAM160ヘデータ伝送を行うメモリコン トローラ180ヘコマンドを送る。

【0012】この実施例に於いて、DRAM160はダイナミックランダムアクセスメモリ (DRAM) コンポーネントを含む。また、他の適当なメモリ技術を用いることも出来る。DRAM160は、シリアルバス104 からの圧縮されたデータ、及び音声バス192または映像バス176への出力のための復元されたデータを保持する。CPU150の制御のもとで、メモリコントローラ180は、圧縮された音声または映像データをデコーダFIFO125へ送り、SPU140によって音声データフレームまたは映像データのデコードを行う。

【0013】MPEG規格によれば、映像データフレームは、圧縮された画像のデジタル形式の記述であり、音声データフレームは最大2チャンネルの一定の数の、周波数を変数とする音声サンプルのデジタル形式の記述である。映像データフレーム及び映像データフレームをデ

コードして映像信号を生成するためのMPEG規格は、 米国特許出願第07/890,732号(平成5年特許 願第151,595号)及び第07/669,818号 に記載されており、これらの明細書を参照されたい。M PEG規格は現在3つの音声データフレームの型を定め ており、それらは層1、層2、及び層3データフレーム と呼ばれる。図1のデコーダ100は層1及び層2の音 声データフレームをデコードする。層1及び層2の音声 データフレームはヘッダ、サイドインフォメーション (side information)、及びサブバンドデータを含む。 ヘッダが示すのは、音声データフレームを与えるデータ ストリームのビットレート、デコードされた音声のサン プル周波数、サブバンドデータのチャンネル数が1チャ ンネルであるか或いは2チャンネルであるか、及びサブ バンドデータの音声チャンネルがそれぞれ独立か、ステ レオか、またはインテンシティステレオ (intensity st ereo) かを記述したモードエクステンション (mode ext ension) である。サイドインフォメーションが示すのは サブバンドデータのサブバンドごとに割り当てられるビ ット数、及び、以下に述べるように、サブバンドデータ 20 を逆量子化或いは逆スケール処理するためのスケールフ

【0014】CPU150は、SPU140が音声デー タをデコードするのに費やす時間のパーセンテージを制 御する。音声のデコードのために、CPU150はメモ リコントローラ180を制御して、音声データをDRA M160からデコーダFIFO125に移動させ、また SPU140に音声データのデコードに必要な計算を実 行させる。SPU140はCPU150と同時並行的に 作動し、SPU140内の命令メモリに格納されたソフ 30 トウェアに従ってコマンドを実行する。

ァクタFのインデックスである。

【0015】音声データフレームのデコード時に、SP U140は初めに「get bits」コマンドを実行するが、 このコマンドは、デコーダFIFOバッファ125か ら、音声データフレームのヘッダ及びサイドインフォメ ーションを、VLC/FLCデコーダ120を通してC PU120ヘロードするものである。CPU150は、 サイドインフォメーションからのビット数の割り当て及 びスケールファクタをSPU140を通してQMEM1 35に書き込む。ヘッダ及びサイドインフォメーション 40 は、変化せずにVLC/FLCデコーダ120を通過す る。サブバンドデータは、デコーダFIFOバッファ1 25からのデータストリームに於けるサイドインフォメ ーションに従う。VLC/FLCデコーダ120は、映 像データの可変長コード (VLC) をデコードし、音声 及び映像データの固定長コード (FLC) をデコードす るための回路を有する。VLC/FLCデコーダ120 は以下に述べるように、音声データのための逆グループ 処理回路も有する。

【0016】SPU140によって実行される「サブバ 50 バス155へのアクセスの遅れによって音声が干渉され

ンド読み込み (get subbands) 」コマンドは、VLC/ FLCデコーダ120に、デコーダFIFOバッファ1 25からのサブバンドコードCiの構文解析を行い、ス ケール処理され量子化された要素Si192に転換させ る。VLC/FLCデコーダ120は必要な逆グループ 処理を行い、スケール処理され量子化された要素 S i " をZMEM134に售き込む。各周波数を変数とするべ クトルS″は32の周波数帯域 (サブバンドi) に32 の要素Si″を有する。「サブバンド読み込み」コマン ドは2MEM134に要素Si″を書き込み、各チャン ネルに3つの周波数を変数とするベクトルS ″を与える (つまり2つのチャンネルに対して6つのベクトルS" が与えられる)。インテンシティステレオに対しては、 周波数成分Siの幾つかは両チャンネルに共通に使用さ れる。VLC/FLCデコーダ120は、各チャンネル に分配される要素のコピーを2つ書き込んで、ZMEM 134に於ける各ベクトルS″が32の要素Si″を有 することになる。モノラル音声に対しては、VLC/F LCデコーダ120は全ての要素Si″のコピーを2つ 書き込むことが出来、それによってステレオの出力信号 の両チャンネルが等しくなる。音声データフレームに於 けるベクトルS ″の数は、チャンネル数及び音声データ フレームがMPEG規格の層1に従うか、層2に従うか によって決まる。層1の場合は、各チャンネルに12個 のベクトルS" (384のサンプル) が存在する。層2 に於いては、各チャンネルに36個のベクトルS" (1 152のサンプル)が存在することになる。

10

【0017】SPU140は、「逆量子化/逆スケール 処理 (dequand/descale) 」コマンドを実行して、ZM EM134からのSiを逆スケール処理及び逆量子化す ることにより周波数を変数とするベクトルSの要素Si を生成する。SPU140はTMEM136の一部にベ クトルSの表現を書き込む。以下に記すようにマトリク ス処理によって、周波数を変数とするベクトルSを、時 間を変数とするベクトルVに変換する。SPU140 は、時間を変数とするベクトルVの要素ViをPMEM 137に格納し、メモリコントローラ180は、PME M137からの要素ViをDRAM160に書き込む。 PRAM160からの、一連の、時間を変数とするベク トルV°~V¹6の要素は、以下に述べるウィンドウ処理 で結合され、この結合された要素はTMEM136に蓄 積されることによって、32個の時間を変数とする出力 音声振幅Aiを生成する。時間を変数とする出力音声振 幅Aiは、典型的にはDRAM160の音声出力FIF Oバッファに書き込まれ、DRAM160からメインバ ス155、出力音声FIFO190、及び音声並直列変 換器191を通して音声出力バス192に送られる。出 力音声FIFOバッファ190は十分な出力音声振幅値 を保持し、最も早いサンプリング速度に於いてもメイン

ることがない。音声並直列変換器191は出力音声デー タを連続したデータストリームに変換し、D/A変換器 (DAC) 及びアンプ (図示せず) が音声データから音 声を出力する。

【0018】サイドインフォメーションは、サブバンド iに於ける各量子化された要素Si (及び各サブバンド コードCi)のとることが可能な数値の数を示す。例え ば、サブバンドiに於けるサブバンドコードCiがO, 2. 4. , 2 Nの値を有する場合、各コードC iには0, 1, 2, . . . , Nビットが用いられる。サ 10 処理された3つの要素S1i"、S2i"、及びS3 ブバンドiに用いられているビット数がOの場合は、V LC/FLCデコーダ120が要素Siに対してZEM E134に0を書き込み、ベクトルSの有する要素の内 0でない要素が32個に及ばないことになる。サブバン ドiに対する2^N個の可能な数値を表現するビット数の 分配に対しては、VLC/FLCデコーダ120はQM*

る要素Siの開始から終了までを同定し、要素SiをZ MEM134のワード数が整合された位置に書き込む。 【0019】MPEG規格によって、要素Si″が3か 5か9の値をとり、サブバンドiからの3つの異なるべ クトルS1、S2、及びS3の3つの要素S1i″、S 2 i "、S 3 i " を符号化し、1 つのコードC i にする ことができることになる。例えば、量子化されスケール i ″は、それぞれの可能な値が0か1か2である場合 は、27種類の結合データが生成可能である。式1によ

って与えられる5ビットのサブバンドコードCiは27

12

*EM135に於けるサイドインフォメーションからのビ ットアロケーションを用いて、データストリームに於け

[0020]

【数1】

 $C i = 3^{2} \cdot S 3 i'' + 3 \cdot S 2 i'' + S 1 i''$ (式1)

【0021】同様に、式2によって与えられる7ビット のコードCiは、それぞれ0~4の5つの値をとり得る 3つの要素S1i"、S2i"、S3i"を表す。

【数2】

個の可能な結合データを表す。

※【0022】

 $Ci = 5^{2} \cdot S3i'' + 5 \cdot S2i'' + S1i''$ (式2)

【0023】式3は、それぞれ0~8の9つの値をとり 得る3つの要素S1i″、S2i″、S3i″を表す1 O ビットのコードCiを与える。

☆【0024】

【数3】

 $Ci = 9^{2} \cdot S3i'' + 9 \cdot S2i'' + S1i''$ (式3)

【0025】VLC/FLCデコーダ120は、コード Ciを、式1~式3で与えられる3つの要素S3i″、 S2i″、S1i″に逆グループ処理し、スケール処理 され量子化された要素S3i"、S2i"、S1i"を ZMEM134に書き込む。式1~式3で与えられるコ 30 ードCiの逆グループ処理には、2つの除算を行えば+☆

i"+S1i"と要素S3i"、S2i"、S1i"が xより小さい場合は、Ciをxで除すことによって、式 4により商Q1及び余りR1が与えられる。

☆分である。例えば、式Ci=x²・S3i″+x・S2

[0026]

【数4】

 $(Ci/x) = Q1 = x \cdot S3i' + S2i'$

余り R1=S1i"(式4)

【0027】もう1度xで除すことによって、商Q2及 び余りR2が式5によって与えられる。

(Q1/x) = Q2 = S3i'

[0029] ZMEM134 #VLC/FLC120 に 接続されたポートをただ1つ有する場合、要素S3 ク周期は3クロック周期である。従って、VLC/FL Cデコーダ120が、Ciを逆グループ処理するための 2つの除算を行うのに掛かる時間は3クロック周期とな り、要素 S 3 i " 、 S 2 i " 、 S 1 i " を書き込むパイ プライン処理の遅れは起こさずにすますことができる。

【0030】図2に示すのは、3クロック周期の間にコ ードCiを逆グループ処理するために2つの除算を行う デコード回路200である。第1の除算は、2クロック 周期の時間がかかる除算である。第2の除算は、1クロ ック周期の間に行われる。始めの除算に2クロック周期 50 れの値を取る場合に対して2、3、または4つの最下位

♦ [0028]

【数 5 】

余り R2=S2i*(式5)

の時間をかけるようにすることによって、より小型の除 算器を使用することができるようになり、VLC/FL i"、S2i"、S1i"を書き込むのに必要なクロッ 40 Cデコーダ120のコストを下げることができる。図2 の実施例に於いては、除算器210は被除数をマルチプ レクサ220及び221から受け取り、それを3、5、 または9の値を持つ除数Xで除して商Q及び余りRou tを得る。サイドインフォメーションは各サブバンドに ビット数を割り当て、逆グループ処理を必要とする各サ ブバンドに対して除数Xの値を定める。

> 【0031】コードCiは逆グループ処理の始めの除算 のために3つの部分CiH、CiM、及びCiLに分割 される。CiLは、除数Xが3、5、または9のそれぞ

のコードCiのビットを含む。同様にCi Mは除数Xが 3、5、9の値をとるそれぞれの場合に対して、より上位のコードCi のビットを含み、Ci Hは1、2 ビットのコードをCi を含む。Ci Hは、0、2、3 または4 ビット左側にパディングされる。

【0032】逆グループ処理は以下のように行われる。 第1のクロック周期に於いて、マルチプレクサ220及 び221は、信号CiH及びCiMを除算器210に与 え、除算器210は商Q1H及び余りR1′を生成し、 これらの商と余りは第1のクロック周期の終わりにレジ 10 スタ231及び230に書き込まれる。図2の実施例に 於けるレジスタ230及び231は、エッジトリガされ たデバイスであるが、別の実施例として、レジスタ23 0、231はラッチ、メモリロケーション等、与えられ たデジタルデータ信号を保持できるデバイスであるもの も可能である。第2のクロック周期の間に、マルチプレ クサ220及び221は、それぞれレジスタ230から の余りR1′及び信号CiLをそれぞれ除算器210に 与え、除算器210は商Q1L及び余りR1を発生す る。第2のクロック周期の前に、商Q1L及び余りR1 20 はそれぞれレジスタ231及び230に書き込まれ、商 Q1Hはレジスタ231からレジスタ232に書き込ま れる。商Q1H及びQ1Lはそれぞれ式4に於いて最上 位と最下位の商Q1のビットである。余りR1は式1、 2、3のように値S1i"とされる。

【0033】第3クロック周期の間に、マルチプレクサ220及び221は、それぞれレジスタ230及び231から信号Q1H及びQ1Lを除算器210に与える。除算器210は商Q2及び余りR2を発生し、それらの商と余りは式5で与えられ、またマルチプレクサ24030はレジスタ230から値R1を選択して、図1のAMEM134のようなメモリに書き込む。第3のクロック周期の終わりに、商Q2及び余りR2はレジスタ231及び230に書き込まれ、商Q1Lはレジスタ231からレジスタ232に書き込まれる。

【0034】第4のクロック周期に於いて、S2i″と等しい余りR2は、マルチプレクサ240を通過してメモリに書き込まれる。商Q2は、第4のクロック周期の終わりにレジスタ232に書き込まれる。S3i″と等しい商Q2は、第5のクロック周期の間にメモリに書き 40込まれる。第2のコードCi′のための第1の除算は、第4及び第5のクロック周期の間に行うことができ、上記のように処理することができる。従って、一連のコードCが逆グループ処理される場合、逆グループ処理に伴うパイプライン処理の遅れは、一連のコードの始めの部分だけに限られることになる。

【0035】除算器210には従来のデジタル除算器回路が備えられ、除算器は除算器回路に正しい値の被除数、商、及び余りを取り扱うようにさせる。図3に示すのは、3を除数とする除算回路300のブロック図であ 50

14

り、この回路はコードCの値の大きさの限界を利用して 必要なゲート及びトランジスタの数を減らすものであ る。3を除数とする除算回路300は、2つの同等な回 路ブロック310及び320を有する。各ブロック31 0及び320は1ビットの被除数信号C及び2ビットの 余り信号Rinのための入力ターミナル、及び1ビット の商信号Q及び2ビットの余り信号Routのための出 カターミナルを有する。ブロック310からの出力余り 信号Routはブロック320の入力余り信号Rinと なる。図2の除算器210が用いられる場合、3を除数 とする除算回路300は、マルチプレクサ220 (図 2) に接続された余りバス312と、マルチプレクサ2 21に接続された被除数バス311及び321と、レジ スタ230に接続された余り出力バス324と、レジス タ231に接続された商出力バスとを有する。マルチプ レクサ (図示せず) は、サブバンドのビット割当に応じ て3を除数とする除算回路300を選択するような接続 を与える。

【0036】図4に示すのは、回路ブロック310及び320のそれぞれに対する入力信号Rin及びCと、出力信号Rout及びQとの真理値表である。第1クロック周期の間、バス312に与えられる最大入力信号Rinと01である最大信号CiHとは等しく、これはコードCiは5つのビット数しか有していないからである。3を除数とする除算に対する余りの最大値は2進法で10であり、式4の商Q1の最大値は2進法で0100である(26を3で割ると8余り2である)。従って、CiHに等しい入力信号Rin最もビット数の大きいQ1、または余りは2進法で11にはならないはずである。

【0037】図4の真理値表は、出力信号及びQ及びR outを示すことによって、信号Rinが11を表す可能性を減らしていることを示している。残りのエントリは3ビットの値を3で除すことによって生成される。図5は、図4の真理値を実現したゲートレベルの図を示したものである。入力信号A、B、Cを反転するインバータをカウントすると、図5の回路を実現するためには、ブロック310または320に対して30個のトランジスタが必要である。図4の真理値表は他の様々な回路によっても実現することができる。

【0038】図6に示すのは5を除数とする除算回路400のブロック図であって、この回路はコードCの値が限られていることを利用して5で除すのに必要なゲート及びトランジスタ数を減らしている。5を除数とする除算回路400は3つの同等な回路ブロック410、420、及び430を有し、各ブロックは3ビットの余り信号Rin及び1ビットの被除数信号Pinのための入力ターミナルと、3ビットの出力余り信号Rout、及び1ビットの商信号Qのための出力ターミナルとを有する。ブロック410の出力余り信号Routはブロック

420の入力余り信号Rinとなり、ブロック420の 出力余り信号Routは、ブロック430の入力余り信 号Rinとなる。

【0039】図2の除算器210に於いて用いられる場 合、5を除数とする除算回路400は、マルチプレクサ 220 (図2) に接続された余りバス412と、マルチ プレクサ221に接続された被除数バス411、42 1、431と、レジスタ230に接続された余り出力バ ス434と、レジスタ231に接続された商出力バス4 13、423、433とを有する。マルチプレクサは各 10 サブバンド要素毎の5つの値のビット数の割当に応じ て、5を除数とする除算回路400を選択する接続を与 える。

【0040】図7に示すのは、各ブロック410、42 0、及び430に対する可能な入力信号Rin及び例と 所望の出力信号Q及びRoutとの関係についての真理 値表である。図8は、図7の真理値表を実現する回路の ゲートレベルの図である。図に示す真理値表を実現する 回路に於いては、各回路ブロック410、420、及び 430に対して48個のトランジスタが必要である。本 20 発明によれば、図7の真理値表を実現する他の回路を用 いることも可能である。

【0041】図9に示すのはデコード回路500であっ て、これはROM550とアドレスジェネレータ560 を用いて、9、5、または3を除数とする除算を行う。 2つの制御信号Div3及びDiv5がハイレベルであ ることは、それぞれ3を除数とする除算、及び5を除数 とする除算を表している。2つの信号Div3及びDi v 5 がローレベルであるときは、信号R [3:0]及び D[3:0]によって表される8ビットの被除数が9で 30 除算される。9を除数とする除算を行うために、信号R [3:0]、D[3:0] はアドレスジェネレータを5 60を変化せずに通過し、アドレス信号A[7:0]を ROM550に与える。ROM550は、4つの最上位 のビットと、8ビットの被除数R[3:0]、D[3: 0]を9で除すことによって生ずる余り及び商に等しい 最下位の4つのビットとを保持する。ROM550は2 進法で0から100011110間の被除数のために、 アドレス00000000から10001111に14 5個の8ビットの値を保持する。このような範囲を取る 40 ことによって、余りR[3:0]の最大値が1000 (8) であるため、9で割られる被除数を全て用い尽く

すことになる。 【0042】Div5がハイレベルであるとき、除算器 210は6ビットの商を5で除算する。信号R[3: 0] 及びD [3:0] に於ける入力ビットR3及びD3 は常に0であり、入力ビットRO、R1、R2、DO、 D1、D2は6ビットの商を与える。図10に示すよう に、アドレス信号A [7:0] から1、R2、R1、R 16

らA0をそれぞれセットする論理回路を有する。ここで RR2は要素R2の補数である。これによって信号R [2:0] 及びD [2:0] によって与えられる、全て の6ビットの被除数に対するアドレスが与えられる。5 を除数とする除算のためのアドレスは、2進法で100 01111より大きいので、このアドレスは9を除数と する除算のためのアドレスにオーバーラップしない。 【0043】Div3がハイレベルであるとき、除算器 210は4ビットの商を3で除算する。入力ビットR 3、R2、D3、D2は、Oであり、入力ビットRO、 R1、D0、D1は4ビットの商を与える。図10に示 すように、アドレスジェネレータ560は、信号Div 3がハイレベルであるとき、アドレス信号A [7:0] のビットA7~A0を、1、0、1、0、R0、R1、 D1、D0ヘセットする論理回路を有する。全ての4ビ ットの商に対するアドレスが、これによって与えられ る。3を除数とする除算のためのアドレスは2進法で1 0001111より大きく、0であるアドレスビットA 6及びA4を有する。従って、3を除数とする除算のア ドレスは、1000111より小さい、9を除数とする 除算のアドレス、またはアドレスビットA4の相補ビッ トであるアドレスビットA6を有する、5を除数とする 除算のアドレスとオーバーラップしない。

【0044】ROM550は、199個の8ビット出力 値を有する。必要なアドレスの最大値は2進法で110 00111であり、ここには100111を5で除した 余り及び商が含まれる。余り信号R [2:0] の最大値 は、5を除数とする除算のためには2進法で100 (4) であり、商の最大値を制限する。

【0045】図1のVLC/FLCデコーダ120は、 デコーダFIFOバッファ125からのデータストリー ムのサブバンドコードCiの同定、及び逆グループ処理 を行い、量子化及びスケール処理された値S i ″をZM EM134に書き込む。ZMEM134は、6つのサン プルベクトルS″の要素を保持するのに十分な192の 16ビットワードを格納できる。サブバンドコードCi が、3つのベクトルS1″、S2″、及びS3″に対し て値S1i"、S2i"、及びS3i"を与える場合 は、2つのチャンネルのためのサブバンドコードは、M PEG規格の下ではデータストリームに於いてインタリ ーブされるので、記憶された192ワードが必要となる のである。従って、最悪の場合に於いては、3つの異な るベクトル (各チャンネル毎に3つ) の要素は、1つの ベクトルS ″ が全てわかる前にデコードされなければな らないことになる。

【0046】図1の実施例に於いては、SPU140が サブバンドデータを読みとる命令をVLC/FLCデコ ーダ120に出した後、VLC/FLCデコーダ120 はサブバンド毎のビットアロケイションをQMEM13 R2、R0、D2、D1、D0のアドレスビットA7か 50 5から読み取り、サブバンドコードCをデコーダFIF

〇バッファ125から読み取り、(必要ならば)サブバ ンドコードCを逆グループ処理し、6つのベクトルのス ケール処理され量子化された要素Si″をZMEM13 4に書き込むが、これら全てはSPU140からの介入 なしに行われる。このため、SPU140は他のオペレ ーションを行うために解放されることになる。他の実施 例に於いては、SPU140が、サブバンドコードの読 み取り及び逆グループ処理の制御により専念できる。例 えば、SPU140は各サブバンドのビットアロケーシ ョンを読み取ることができ、VLC/FLCデコーダ1 10 20は、SPU140からの分離コマンドに応じて各サ ブバンドを逆グループ処理することができる。SPU1 40がデコーダFIFOバッファ125からの値を逆グ ループ処理する場合、VLC/FLCデコーダ120は*

 $Si' = K1 \cdot (Si' + K2)$

※ ※【数7】

☆含む。

[0048]

【数6】

[0049]

 $Si = F \cdot Si'$

【0050】ここで、定数K1及びK2は値Si″を表 すのに用いられるビット数によって決まり、音声データ フレームのサイドインフォメーションはスケールファク タFを表すインデックスを与える。式6に値Si″を与 えることを逆量子化と呼ぶこともある。式7に値Si' を与えることを逆スケール処理と呼ぶこともある。逆量 子化及び逆スケール処理されたベクトルSの要素Siの 結合データは以下に述べるように結合されてTMEM1 36に格納される。TMEM136は、64の22ビッ ト記憶ロケーション、ベクトルSのための32の記憶ロ ケーション、及び以下に述べるように32の出力音声振 幅Aiのセットを蓄積するための32のロケーションを★

N j i = c o s [(16+j) (2i+1) $\pi/64$] (32) ☆示す。

 $[0\ 0\ 5\ 3]$ $ccv0 \le j \le 6\ 3$, $0 \le i \le 6\ 3$ vbる。マトリクスNは参考資料Aに示す31の異なる正の 値、A~2及びAA~AEのみを含む32×64のマト リクスである。マトリクスNの残りの要素は0または-1であるが、値A~ZまたはAA~AEの1つの符号を 負にしたものである。式8は値A~Z及びAA~AEを☆

 $V j = \sum_{i=0}^{3} N j i \cdot S i$

【0056】ベクトルVの32の要素Vjは線形独立で ある。

【0057】V16及びV48を除き、ベクトルVの各 要素Vjを求めるには、式9に従って、マトリクスNの 要素NiiとベクトルSの要素Siとの32個の積を計 算することが必要である。 (V16は常に0であり、V 48は要素Siの合計値の符号を負にしたものであ る。) 要素S0~S31の和と差であるT0~T31を 求めるためにバタフライユニットを用いることにより、 乗算の数が減ることになる。ベクトルVを生成するのに 必要な乗算の数を減らす結合データT0~T31のセッ トの例は参考資料Bに示されている。参考資料Cに示す 50 ぞれ16の乗算を必要とする。4の倍数+2のインデッ

*取り除くこともできる。VLC/FLC120がサブバ ンド読み込み (「get subbands」) コマンドを実行して いるとき、ZMEM134には6つのベクトルより大き な空間が空いていないため、SPU140はアイドル状 態にある。しかし、上記のように、VLC/FLCデコ ーダ120は、SPU140を用いる場合よりも高速で 逆グループ処理を行い得るものであり、従ってデコーダ 100のスループットを高めるものである。

【0047】スケール処理された、及び量子化された要 素Si″は、式6及び7に示すように要素Siに対応す る。

(35)

(式7)

【0051】TMEMのサンプルベクトルSからの出力 音声振幅Aiを定めることにより、ここでマトリクス処 理及びウィンドウ処理と呼ばれる処理ステップが実行さ れることになる。マトリクス処理は、MPEG規格によ って与えられた変換マトリクスNと周波数を変数とする サンプルベクトルSとの積を計算することによってベク

トルVを得ることを指す。マトリクスNの要素Njiは

[0052]

以下のように求められる。

【数8】

【0054】ベクトルVは式9で与えられる64の要素 Vjを有する。

[0055]

【数9】

(式9)

のは結合データTO~T31によってベクトルVの要素 40 V0~V63を与える式である。T0~T31を計算す るのに用いられる要素Si及び中間値は、SPU140 のレジスタファイルに一時的に格納される。

【0058】参考資料Cの式は式9に等しいが、これは 乗算の数が少なくて済み、従ってディジタルシステムに 於いてより高速の計算を行うことができる。ベクトルV に於いて、要素V16は常に0である。4の倍数のイン デックスを持つ要素V(4n)は、それぞれ4つの乗算 が必要である。4の倍数+1または3のインデックスを 持つ要素V (4 n + 1) またはV (4 n + 3) は、それ

18

クスを持つ要素 V (4 n + 2) は、それぞれ8つの乗算を必要とする。要素 V 0 ~ V 1 5 及び V 4 9 ~ V 6 3 はそれぞれ等しい値か、要素 V 3 2 ~ V 1 7 及び V 4 7 ~ V 3 3 の符号を負にしたものである。図 7 に示す S P U 1 4 0、MAC 7 5 0 に於いて、結合データ T 0 ~ T 3 1 と R O M 7 3 2 に格納された量との乗算によって、ベクトル V の要素 V 1 7 ~ V 4 8 のような 3 2 の線形独立の要素が求められる。要素 V 1 7 ~ V 4 8 は P M E M 1 3 7 に格納され、V 4 8 から V 1 7 に至る順番で外部 D R A M 1 6 0 に 書き込まれる。別の実施例に於いては、他の線形独立な要素の組や異なった順番を用いてもよい。以下に述べるように、D R A M 1 6 0 に要素が書き込まれる順番は、ウィンドウ処理がいかに実行されるかを決定する。

【0059】1つのチャンネルのための連続したベクト*

*ルSは、音声データフレームの1つのためのデータストリームから順番にベクトルVに転換される。ベクトルV(またはS)の順番を区別するために、ここでは肩文字が用いられることもある。ベクトルS°から求められたベクトルV°の要素は、DRAM160に於いてそのチャンネルの最も古いベクトルの要素の上に書き込まれる。ベクトルV°が求められている間、15個のベクトルV⁻¹~V⁻¹⁵の要素はDRAM160にある。ウィンドウ処理によって、今求められたベクトルV°からこれに続く15個のベクトルV⁻¹~V⁻¹⁶の要素を結合することにより、出力音声振幅値Aiが求められる。【0060】MPEG規格に基づき、以下の式により32個の出力音声振幅Aiが与えられる。

20

[0061]

【数10】

A
$$i = \sum_{k=0}^{15} U (i + 32k) \cdot D (i + 32k)$$
 (式10)

【0062】ここで0 \le i \le 31である。またベクトルUは、U(64m+i)= V^{-2} iによって定められる 20第1の要素のセット、及びU(64m+32+i)= $V^{-(2}$ 0・1)(32+i)によって定められる第2の要素のセットを有し(ここで0 \le 10をm10を有し(ここで0 \le 10を有し(ここで0 \le 10を有し(ここで0 \le 10を有し(ここで0 \le 10を有しでは、ウィンドウ処理のために、16個のベクトル V° 0~ V^{-15} 064個の要素を必要とするが、これはたとえ各ベクトルが32個の独立した要素しか持っていない場合でも同じである。DRAM160に独立した要素のみが格納されていることによって、DRAMの必要なサイズが小さくなり、マトリ 30クス処理の後の要素の書き込みにかかる時間が短くて済み、またウィンドウ処理のために要素を検索する時間も短くて済む。

【0063】参考資料Cに示すように、各ベクトルVは32個の線形独立な要素を有する。要素 $V1\sim V15$ はそれぞれ要素 $V17\sim V32$ の符号を逆にしたものに等しい。要素V16は0である。要素 $V33\sim V47$ はそれぞれ要素 $V63\sim V49$ に等しく、V48は独立である。要素 $V48\sim V17$ のような線形独立な集合のみが、式1002つの値D(i+32k)と要素との積を40計算する場合ウィンドウ処理に必要となる。

【0064】式10に見られるように、各ベクトルV-2mからの第1の32個の要素V-2miの1つ及び各ベクトルV-(2m-1)からの最後の32個の要素V-(2m-1)(32+i)の1つは出力音声振幅Aiに寄与する。各ベクトルVの第1の32個の要素は、独立値を16個だけ含む。各ベクトルVの最後の32個の要素は、17個の独立値を含む。従って、2つのベクトルV-2m及びV-(2m-1)からの合計33個の値は、ウィンドウ処理の間に、32個の出力音声振幅AiへのベクトルV-2m及び

V⁻⁽²²⁺¹⁾の寄与を定めるのに十分なものである。この 33個の値をDRAM160の連続的なアドレスに格納 することによって、ウィンドウ処理のために値を読み取 る速度が高められるが、これは、連続的なアドレスにア クセスする場合はページ変更の回数が最小で済むからで ある。

【0065】図11に示すのは、図1のDRAM160 の一部のための、3つの別のメモリマップ610、62 0及び630である。メモリマップ610に於いては、 ベクトルV°、V⁻¹、V⁻²、. . . V⁻¹⁵がインデックス の小さい順に連続的に要素と共に格納される。 式10に 基づくウィンドウ処理のために、32の出力振幅Aiを 決定するには、各ベクトルV°、V⁻²、... V⁻¹⁴の始 めの32個の要素、及び各ベクトルV-1、V-3、... V-15の最後の32個の要素が必要である。ウィンドウ 処理のために要素を読み取るには、64の連続的なアド レスの7つのブロック612、613...、918、 及び32個の連続的なアドレスの2つのブロック61 1、619からの転送が必要となる。典型的には、ブロ ック611~619からの7つの転送では、それぞれ少 なくとも1回は新しいページへのアクセスが必要とな る。典型的なDRAMに対しては、ページの変更が必要 な転送はアドレシングのために別のクロック周期が必要 であり、従って現在ページからの転送よりも長い時間が かかることになる。メモリマップ620に示すように、 インデックスを小さくしていく順番にベクトルV°~V -15の要素を格納することによって、64の連続的なア ドレスの8つのブロック621~628への転送の回数 を減らすことになる。

【0066】メモリマップ630は32個の線形独立な要素Viのみを格納するが、ここでインデックスiに 50 は、ベクトルV° $\sim V$ ⁻¹⁵に対してそれぞれ48 \sim 17が 与えられる。別の実施例に於いて、線形独立な要素のセット及び要素の順番は、ウィンドウ処理係数D (i+32k)に適当に整合する場合は変更されても良い。メモリマップ630に対しては、ウィンドウ処理には33の連続したアドレスの8つのブロック631~638からの転送が必要であり、転送されるバイト数はほぼ半分にカットされる。この処理の実行に於いては、33のベクトル要素の少なくとも1つのブロックは連続的なアドレスとならないが、これは現ベクトルV°がメモリに於いて16個の位置を占めており、メモリマップ630に示て16個の位置を占めており、メモリマップ630からの転送はメモリマップ620からの転送よりもページ変更の機会を含む傾向が少なくなるが、これはブロック転送631~638がブロック転送621~628より

【0067】図1に戻ると、ベクトル $V^{\circ}\sim V^{-16}$ の要素はDRAM160のメモリマップ630(図11)からPMEM137に転送される。転送された要素は式10のウィンドウ処理係数D(i+32k)と掛け合わされ、これによって得られた数値がTMEM136に蓄積される。16個のベクトルからの寄与が一旦蓄積されると、ウィンドウ処理は完了し、TMEM136に蓄積された32個の音声振幅値AiはDRAM160内の音声出力FIFOバッファに書き込まれる。

も小さいからである。

【0068】SPU140は、ZMEM134の全てのサンプルベクトルSに対して逆量子化、逆スケール処理、マトリクス処理、及びウィンドウ処理を行う。そして次に「サブバンド取り込みコマンド」に応じてZMEM134に更にベクトルがロードされる。音声データフ 30レームの全てのサブバンド情報を読み込んだ後、SPU140がMPEG映像データフレームのデコードに用いられる一方で、D/A変換器(図示せず)はDRAM160から音声出力FIFOバッファ190を通してデコードされた音声振幅を読み込む。

【0069】デコーダ100の回路ブロック170~175は映像のデコードを実現する。ブロック170は、MPEG規格に基づき、エラータームに基準ブロックを追加すると共に、半画素オフセット処理を行う。ブロック171~175は音声映像デコーダ100の映像出力40ユニットを形成する。メモリコントローラはDRAM160から映像FIFO171へデコードされた映像データを転送する。補間器173はデコードされた映像データを垂直及び水平にそれぞれ2倍に拡張する。リリックテキスト(lyric text)を表すデータのような映像オーバレイデータは、DRAM160から読み込まれ、オーバレイFIFO172に与えられ、ブロック174は、補間器173からのデータとオーバレイデータとをブレンド処理して画素値を供給する。コンバータ175は所望に応じて画素値をYCbCrカラー表現からRGBカ50

ラー表現に転換するが、これは映像出力バス176を通 して伝送される。

22

【0070】図12、図13、図14、及び図15は本 発明に基づく信号処理ユニット (SPU) 140のプロ ック図を示す。SPU140は命令メモリ (図示せ ず)、コントロールユニット(図示せず)を有し、コン トロールユニットは命令メモリに格納されたデコードプ ログラムを実行する。SPU140は、メモリ134~ 137に格納された情報を用いて音声及び映像データフ レームをデコードする。図12、図13は音声デコード。 のためのSPU140の部分を示す。 ZMEM134は (3×64) ×16ビットSRAMであり、音声デコー ドの間に、32の16ビット要素Si″をそれぞれ含む 6つのベクトルS″を格納するだけの大きさを有する。 映像デコードの間に、ZMEM134は2または3セッ トの64の9ビット映像係数を格納するジグザグメモリ として機能する。QMEM135は64× (2×8) の メモリである。音声でコードの間、QMEM135は2 つの音声チャンネルに対して32のサブバンドビットア ロケーション及びスケールファクタのインデックスを保 持する。映像デコードの間、QMEM135は、MPE G規格に従って映像量子化マトリクスの64個の8ビッ ト要素のセットを保持する。量子化マトリクスは、映像 デコードと音声デコードの切り替え時に、必要に応じて QMEM135とDRAM160との間でスワップされ

【0071】音声デコードのために、VLC/FLCデ コーダ120は、6つの量子化されスケール処理された ベクトルS″を上記のようにZMEM134に書き込 む。SPU140は逆量子化/逆スケール処理命令及び ウィンドウ/マトリクス処理命令をZMEME134の 各ベクトルS"上で実行する。逆量子化/逆スケール処 理命令は、ベクトルS″に逆量子化、逆スケール処理、 及びバタフライオペレーションを行うことによって、結 合データTO~T31を決定するものである。逆スケー ル処理のために、ZMEM134からの16ビット要素 Si"はMAC750の入力値2としてマルチプレクサ 716を通して与えられる。マルチプレクサ706は-1に等しい値XをMAC750に接続されたレジスタ7 07に与え、マルチプレクサ712は式6で与えられた K2に等しい値YをROM732からMAC750に接 続されたレジスタ713に与える。MAC750は値X 及び値Yの積から値Zを引いた値を計算する。レジスタ 717は、3つの読み取りポート及び3つの書き込みポ ートを有するマルチポート式レジスタファイル733に 書き込まれうるMAC750からの出力値をとらえる。 値Si"+K2はレジスタファイル733に格納され る。MAC750での2度目に通過に於いては、マルチ プレクサ706は、レジスタファイル733からのS i "+K2に等しい信号Xをレジスタ707を通してM AC750に与える。マルチプレクサ712は、ROM 732からのK1 (式6) に等しい信号Yをレジスタ7 13を通してMAC750に与える。マルチプレクサ7 16は0に等しい値2を与える。MAC750の出力信 号は再びレジスタファイル733に書き込まれる逆量子 化された値Si'である。

【0072】ROM732は交互にアクセスされるRO M732A及び732Bを有し、ROM732全体でR OM732A及び732B単体の2倍の読み取り速度を 有することになる。ROM732は逆量子化、逆スケー 10 ル処理、マトリクス処理、ウィンドウ処理及び映像デコ ードのための定数を有する。SPU140のコントロー ルユニットは、QMEM135のサイドインフォメーシ ョンからROM732に於ける正しいアドレスを定め

【0073】逆量子化値Si'は、逆スケール処理のた めに値Xとしてマルチプレクサ706を通して与えられ る。逆スケール処理は2つの乗算によって実施される。 始めの乗算のために、マルチプレクサ712及びレジス タ713が、QMEM135のサイドインフォメーショ 20 ンからのインデックスに従って、ROM732から1、 $2^{-1/3}$ 、及び $2^{-2/3}$ の内の1つである第1スケールファ クタF1を与える。マルチプレクサ716からの値2は 0である。部分的に逆スケール処理された値はレジスタ 717によって保持され、レジスタファイル733に格 納され、マルチプレクサ706及びレジスタ707を通 して、値Xとして第2の乗算のために与えられることに なる。マルチプレクサ712及びレジスタ713は、Q MEM135のサイドインフォメーションからのインデ ックスに基づき ROM732から2-1~2-20のうちの 1つである第2のスケールファクタF2を与え、値2は 0である。F1とF2との積は式8のスケールファクタ Fに等しい。2つの乗算による逆スケール処理は小さい スケールファクタ F によって行われる 1 回の乗算によっ て生ずるまるめ誤差を減らす。

【0074】逆量子化され、逆スケール処理された値S iはレジスタファイル733に書き込まれ、SPU14 0は、上記と同様にZMEM134からの第2要素S k″の逆量子化及び逆スケール処理を行う。要素Sk″ が逆量子化され逆スケール処理されて要素Skを与える 40 とき、バタフライユニット760はSi及びSkの和と 差を計算する。和と差の計算は他の要素の逆量子化及び 逆スケール処理と平行して行われる。要素Si″は参考 資料Bに示されたTO~T1の和と差の計算を簡単にす るように逆スケール処理及び逆量子化される。

【0075】合計値T28を定めるための1つの例を示 すと、要素SO、S31、S15、S16、S7、S2 4、58、及び523をこの順番に逆量子化及び逆スケ ールする。バタフライユニット760は80及び831 の和と差を定める一方、MAC750が要素S15及び 50 て、メモリコントローラ180は、DRAM160のメ

S16を定める。レジスタ725は、レジスタファイル 733に售き込むべく和S0+S31を保持する。 レジ スタ726は差 (S0-S31) = T0を保持し、この 値はレジスタ727、マルチプレクサ728、音声クラ ンプ724、及びマルチプレクサ723を通過してTM EM136に書き込まれる。これに続いて、バタフライ ユニット760は差 (S15-S16) = T15を計算 し、この値はTMEM136に同様に格納され、また和 (S15+S16) を計算しこの値はレジスタファイル 733に一時的に格納される。次に、バタフライユニッ ト760は和 (S0+S31) 及び (S15+S16) の和と差を計算する。差(S0+S31) - (S15+ S16) = 15はTMEM136にセーブされる。和 (S0+S31) + (S15+S16) はレジスタファ イル733に一時的に格納される。S1、S31、S1 5、S16についてなされたのと同じ計算がS17、S 24、88、及び823についても行われて、(87-S24) = P7, (S8-S23) = P8, (S7+S)24) - (S8+S23) = P23、及び (S7+S2 4) + (S8+S23) が定められる。 バタフライユニ ットは、次にレジスタファイル73からの値 (S0+S 31) + (S15+S16) 及び(S7+S24) + (S8+S23) とを結合して、差T24 [(S0+S 31) + (S15+S16)] - [(S7+S24) +(S8+S23)]及び和T28[(S0+S31)+ (S15+S16)] - [(S7+S24) + (S8+S 2 3)] を定め、両者はTMEM136に格納される ことになる。ベクトルSの残りの要素は、参考資料Bの 和T29~T31を決定するのに必要な順番で、バタフ ライユニット760がそのオペレーションを行うのと平 行して逆量子化される。

【0076】このように結合データT0~T31が決定 されてTMEM136に格納され、SPUはウィンドウ **/マトリクス処理命令を実行する。結合データT0~T** 31はマルチプレクサ706及びレジスタ707を通し てMAC750に与えられる。MAC750は参考資料 Cで与えられた、ROM732からのマトリクス処理係 数と結合データT0~T31との乗算を行い、要素V1 7~V48を定める。バタフライユニット760は要素 V17~V48を蓄積するのに必要な加算または減算を 行うが、要素V17~V48はレジスタ726、72 7、マルチプレクサ728及びクランプ (clamp) 72 9を通過してPMEM137にセーブされることにな る。必要な乗算の回数は、1つの要素Vi毎に、4、 8、または16回でこれはインデックスの数によって決

【0077】ウィンドウ処理によって、マトリクス処理 によって得られたベクトル要素Viをフィルタ処理する ことになる。各ウィンドウ/マトリクス処理命令に対し

モリマップ630にある場合33個の前ベクトル要素を 読み取り、PMEM137に与えると共に、最も古いべ クトル (ベクトルV-15及びV-14) からの33個の前べ クトル要素は、始めにDRAM160から読み取られ る。PMEM137の前ベクトル要素はマルチプレクサ 706及びレジスタ707を通してMAC750へ与え られる。MAC750は前ベクトル要素とウィンドウ処 理係数D (i+32k) との積を計算し、この積を32 の音声振幅値としてTMEM136に蓄積する。33の ベクトル要素の各セットに対して、64の乗算が行わ れ、2つの値は各音声振幅値に蓄積される。

【0078】ベクトルのマトリクス処理及びウィンドウ 処理には8つのウィンドウ/マトリクス処理命令が必要 である。各ウィンドウ/マトリクス処理命令はベクトル V°の4つの要素を決定してDRAM160へ格納し、 各32の音声振幅値Aiに対する2つのウィンドウ処理 の寄与を蓄積する。第1のウィンドウ/マトリクス処理 命令の前に、古い音声振幅値AiはTMEM136から 引き出され、DRAM160にセーブされなければなら ない。古い音声振幅値のセーブは、TMEM136が二 20 重ポート式である場合か、逆量子化を行う間に逆スケー ル処理を立ち往生 (stall) させてTMEM136に書 き込むことができる場合は、新しいベクトルの逆量子化 及び逆スケール処理と同時に行うことができる。そうで ない場合は、ウィンドウ/マトリクス処理命令は古い音 声振幅値がDRAM160にセーブされるまで待たなけ ればならない。ウィンドウ/マトリクス処理命令は現べ クトルの逆量子化及び逆スケール処理が完了するまで待 機しなければならない。

【0079】始めに、メモリコントローラ180はDR 30 AM160から33個のベクトル要素をPMEM137 の第1部分に転送する。MPEG規格のためには、ベク トル要素は正確に20ビットに保持されなければならな いが、標準的なDRAMは16ビットの記憶ロケーショ ンを持っている。従って、33個のベクトル要素はDR AM160に於ける42個のアドレスに格納される。P MEM137は、2つの9ビット映像エラータームを保 持するために18ビットの幅を有する。ベクトル要素 は、DRAM137から受け取られると、PMEM13 7における42個のアドレスに格納される。33個のべ 40 クトル要素が一旦PMEM137に格納されると、SP UはPMEM137の第1部分に於いてウィンドウ/マ トリクス処理命令の実行を開始し、必要に応じて20ビ ットの要素を検索する。ウィンドウ/マトリクス処理命 令によって、PMEM137における33個の要素のウ ィンドウ処理されたものがTMEM136における音声 振幅値Aiに蓄積され、現ベクトルV°の4つのベクト ル要素のセットを定める。各4つのベクトル要素のセッ \V17~\V20, \V21~\V24, \V25~\V28, V29~V32、V33~V36、V37~V40、V 50 ファクタインデックス及びビットアロケーションをQM

41~V44、及びV45~V48が参考資料Cの式に よって定められるならば44の乗算が必要であることに 注意しなければならない。マトリクス処理によって定め られる4つのベクトル要素のセットはPMEM137に 格納される。

26

【0080】ウィンドウ/マトリクス処理命令の実行と 同時に、メモリコントローラ180は更に33個のベク トル要素をDRAM160からPMEMの第2部分へ転 送する。ウィンドウ/マトリクス処理命令が完了したと き、4つのベクトル要素はPMEM137からDRAM 160へ書き込まれ、そして次のウィンドウ/マトリク ス処理命令がPMEM137の第2部分を用いて開始さ れる。ベクトルV°のための8番目の及び最後のウィン ドウ/マトリクス処理命令はウィンドウ処理のためにべ クトルV°の要素を用いる。ウィンドウ処理には要素V° 17~V°33だけが必要なので、ウィンドウ処理に必 要な要素は、ウィンドウ処理のための検索を行う前に、 前ウィンドウ/マトリクス処理命令に於いて計算され、 DRAM160に格納される。8番目のウィンドウ/マ トリクス処理命令の後、32個の音声振幅値AiをDR AM160に書き込むべく16ビットにクランプする。 逆量子化及び逆スケール処理を立ち往生させられない場 合は、SPU140は、メモリコントローラ180が音 声振幅値AiをDRAM160に転送している間待機す る。

【0081】乗算にかかる時間がマトリクス処理に限界 を与え、ウィンドウ処理はDRAM160へのメモリア クセスによって僅かに限界を与えられるので、これに関 連して、一体に結合されたウィンドウ/マトリクス処理 ステップには利点がある。ウィンドウ処理とマトリクス 処理を結合することによって、SPU140及びデコー ダ100のリソースをより均等に使用する命令を与える ことができる。更に、ウィンドウ処理とマトリクス処理 が結合されていない場合は、DRAM160から映像F IFO171及び172 (及びFIFO125、11 5、190)への転送が、ウィンドウ処理を遅らせるこ とになる。ウィンドウ処理とマトリクス処理とを結合す ることによって、マトリクス処理があまり多くのDRA Mのバンド幅を取らないため、DRAM160から映像 FIFO171、172への転送が、ウィンドウ/マト リクス計算にオーバーラップすることができる。マトリ クス処理には4つの20ビットの値をDRAM160に 書き込むことだけが必要なのである。

【0082】図16は、CPU150によって音声デー タフレームのデコード137のために実行される処理ル ープを示したものであり、図17は、この処理ループの タイミングを示したものである。始めに、ステップ80 5に於いて、CPU150は、層1音声データフレーム または層2音声データフレームの一部のためにスケール

し、ステップ865に於いて必要とされる33個の要素 がPMEM137の第2の半分の領域へ転送されるまで 待機する。デコードは上記のように進行するが、ステッ プ860の第2の「ウィンドウ/マトリクス処理」コマ ンドはPMEM137の第2の半分の領域で実行され、

28

ステップ865の2度目の実行は、33個のベクトル要 素をPMEM137の第1の半分の領域へ転送すること を要求する点で異なる。SPU140は、第2の「ウィ ンドウ/マトリクス処理」コマンドを時間T5の間に実 行し、これはT4の間に前の4つのベクトル要素をDR AM160へ転送するのと平行して行われ、かつその次 に、図17に示すように、時間T6の間に次の33個の ベクトル要素のセットをDRAM160から転送するの とも平行して行われる。

【0085】ステップ855~ステップ880は8回繰 り返される。各反復に於いて、ステップ860及び86 5はPMEM137の第1及び第2の半分の領域上で交 互に実施される。ステップ855~880の8回目の反 復の間、ベクトルが最後のベクトルセットの中の最後の ベクトルでなければ、ステップ865に於いて次のベク トルをウィンドウ処理するために、ベクトル要素がリク エストされる。「ウィンドウ/マトリクス処理」コマン ドの8回の反復の後、CPU150はステップ885に 移行して、32個の今定められた音声振幅値Aiを、T MEM136からDRAM136へ転送することを要求 する。CPU150はステップ890へ進み、次にステ ップ835に進んでZMEM134の次のベクトルのた めに「逆量子化/逆スケール処理」コマンドの実行を開 始する。ステップ835からステップ890のループは 6回実行され、各2つのチャンネルの3つのベクトルを デコードする。6つのベクトルがデコードされた後、C PU150はステップ895からステップ820にジャ ンプして、次の6つのベクトルセットのためにサブバン ドデータを取り込む。ステップ820からステップ89 5のループは、4つのベクトルセットのために実行され る。6つのベクトルセットを4組処理した後、新しいビ ットアロケーション及びスケールファクタインデックス が必要となる。

【0086】参考資料DにはプログラムのCコードリス トが含まれ、これは逆量子化、逆スケール処理、マトリ クス処理、及びウィンドウ処理を上記のように実行する ものである。

【0087】本発明の音声映像デコーダ100(図1) は、MPEG規格に基づき映像デコードも行う。MPE G規格の元での映像デコードは米国特許出願07/89 0,732号(平成5年特許願第151,595号)及 び第07/669,818号明細書に記載されており、 ここではそれらを参照されたい。VLC/FLCデコー ダ125はデコーダFIFO125からの映像データス トリームに於けるコードをZMEM134に格納された

EM135にロードする。次にステップ810に於い て、CPU150はメモリコントローラ180が33個 のベクトル要素をDRAM160からPMEM137へ 転送することを要求する。33個のベクトル要素は時間 T1 (図17) の間にPMEM137の第1の半分の領 域へ転送される。その間に、CPU150は、ステップ 820に於いて「サブバンド取り込み」コマンドを発 し、時間T1の間に転送と平行してVLC/FLCデコ ーダ120がそれを実行する。「サブバンド取り込み」 コマンドは上記のように、6つのベクトルの要素を2M 10 EM134に移動させる。ステップ825に於いて、C PU150はVLC/FLCデコーダ120がアイドル 状態となるまで待ち、その後「逆量子化/逆スケール処 理」コマンドを、ステップ835に於いて発する。SP U140は、時間T1の間に転送と平行して「逆量子化 / 逆スケール処理」コマンドを実行する。

【0083】SPU140は、ステップ810に於いて 必要な33個のベクトル要素の転送が終了する間に、

「逆量子化/逆スケール処理」コマンドから「ウィンド ウ/マトリクス処理」コマドへ進むことができないが、 これは33個のベクトル要素がウィンドウ処理に必要だ からである。SPUは、マトリクス処理のために、「逆 量子化/逆スケール処理」コマンド(ステップ835) の結果を必要とする。更に、「ウィンドウ/マトリクス 処理」コマンドは、前に定められた音声振幅値がTME M136から取り出されDRAM160へセーブされる まで実行を開始することができない。従って、CPU1 50は、ステップ840、845、及び855に於いて 待機し、その後ステップ860に於いて、SPU140 に、「ウィンドウ/マトリクス処理」コマンドを実行さ 30 せる。時間T2の間、「ウィンドウ/マトリクス処理」 コマンドは上記のように実行される。ステップ865に 於いて、CPU150は、メモリコントローラ180 に、更に33個のベクトル要素をDRAM160からP MEM137の第2の半分の領域へ転送することを要求 する。時間T3の間に、ステップ86の「ウィンドウ/ マトリクス処理」コマンドと平行して33個の更なる要 素の転送が実行される。メモリコントローラ180はS PU140に用いられるデータに干渉しないが、これは メモリコントローラ180とSPU140とが、PME 40 M137のそれぞれ異なる半分の領域にアクセスするか らである。

【0084】SPU140が「ウィンドウ/マトリクス 処理」コマンドを終了するまで、CPU150はステッ プ870に於いて待機し、その後ステップ875に於い て、メモリコントローラ180に「ウィンドウ/マトリ クス処理」コマンドによって定められた4つのベクトル 要素をDRAM160へ転送することを要求する。DR AM160への転送は時間T4の間に行われる。CPU 150は、ステップ880からステップ855に移行

量子化された離散コサイン変換(DCT)係数に変換する。映像デコードのために、ZMEM134はジグザグメモリと呼ばれることもあり、これは係数が格納される順番のためにこう呼ばれているのである。QMEM135は、音声デコードの後にDRAM160からQMEM135へスワップされ、または映像データストリームに従って変えられる逆量子化係数を保持する。SPU140は、DCT係数を逆量子化するために逆量子化定数を

【0088】SPU140は逆量子化されたDCT係数 10

用いる。

とコサインファクタとを乗算し、次にDCT係数を、二 次元逆離散コサイン変換(IDCT)によって画素値に 転換する。二次元 I DCTは2つの一次元 I DCTとし て用いられてもよく、TMEM136はIDCTの間、 計算途中の値を保持するのに用いられる。IDCTの 後、生成されたエラータームはPMEM137に格納さ れ、DRAM160に書き込まれる。デコードされた映 像は、映像バス176に出力するために、ブロック17 1~175を通してDRAM160から読み取られる。 【0089】SPU140は逆量子化、コサイン乗算、 及びIDCTを含むオペレーションを、米国特許出願第 07/890, 732号 (平成5年特許願第151, 5 95号) の明細書に記載されているように実行する。図 12、図13に示されたブロックに加えて、SPU14 0は映像デコードの間、図14および図15に示された 回路ブロックを用いる。コサイン乗算オペレーションを 行う間、マルチプレクサ712は、MAC750とDC T係数とを積であるコサインファクタをROM732か ら選択するようにセットされる。逆量子化命令のため に、逆量子化定数はマルチプレクサ714及びレジスタ 715を経てQMEM135から検索される。マルチプ レクサは、QMEM135から、16ビットの信号の最 上位の8ビットまたは最下位の8ビットのどちらかを選 択する。乗算器711はマルチプレクサ710によって 与えられた値により逆量子化定数をスケール処理する。 マルチプレクサ710は内部マクロブロックのDCター ムのための定数、若しくはレジスタ708及び709か らの5ビットのスケール処理ファクタのどちらかを選択 する。乗算器711によって、マルチプレクサ712及 びレジスタ713を通してスケール処理された逆量子化 40 定数がMAC750へ与えられ、ZMEM134からの 検索されたDCT係数との乗算が行われる。

【0090】ZMEM134からの各9ビットのDCT 係数は、MPEG規格の必要に従って、MAC750へ 与えられる前にパディングされたり、デクリメンタ (de crementer) 704によって減少させられたり、ラウン ダ (rounder) 733によって奇数または0に丸められ たりしてもよく、若しくはクランプ705によって予め 定められたレンジにクリッピングされても良い。AND ゲート702はZMEM134からの9ビットのDCT 50 30 :

係数を「コード化された」制御信号に応じて0にセットする。映像逆量子化命令の間、マルチプレクサ703は、右側のゲート702からの9ビットの2QCode [8:0]をパディングすることによって形成された11ビットの信号に等しい出力信号decrin[10:0]を選択する。この代わりに、逆量子化命令以外の命令を実行するとき、マルチプレクサ703は、レジスタファイル733からの11ビットの信号SRC3[13:3]に等しいdecrin[10:0]を選択する。デクリメンタ704は、MPEG規格によって必要とされるとき、信号decrin[10:0]を減少させて、出力信号decrout[10:0]を与える。減少オペレーションが必要でない場合、信号decrout[10:0]は信号decrin[10:0]に等しい。

【0091】ラウンダ733は、MPEG規格によって 必要とされる場合、信号 d e c r o u t [10:0] の 出力データのビットO(LSB)及び4を置き換える。 ラウンダ733はZMEM134からのDCT係数が0 20 の場合、信号decrout [10:0] を0にする が、そうでない場合は、被逆量子化命令(例えばコサイ ン乗算命令) の実行中に信号SRC3 {13:3} を0 にする。レジスタファイル733からの信号SRC3の ビット [21:14] は、信号decrout [10: 0] のプリフィクスとなり、これによって19ビットの 信号CLAMPIN [18:0] を生成し、クランプ7 05に与える。クランプ705は、非逆量子化命令の実 行中に、信号CRAMPIN [18:0] をクランプ処 理して、-2047と+2047との間の値を有する1 4 ビットの信号 CLAMPOUT [13:0] にする。 これとは別に、逆量子化命令の間に、クランプ705が 入力信号を変えずに通過させることもある。次に信号C LAMPOUT [13:0] は、右側で0にパディング されて、信号XをMAC750へ送る時のようにマルチ プレクサ706及びレジスタ707を通して22ビット の信号を形成する。

【0092】MAC750は実行される命令によって、2つの数XとYとの乗算を行ったり、(例えば逆量子化命令またはコサイン乗算命令の場合)、またはX*Y-Zで表される値を計算したり(例えばIDCT乗算一減算命令の場合)することが出来る。DCT係数は、ZMEM134と、TMEM136とから取り出されて、レジスタファイル733に与えられる。更に、MAC750からの計算結果の値は、オペランドとしてレジスタファイル733をバイパスし、バタフライユニット760へ進ませることも出来る。

【0093】バタフライユニット760は、2つの入力 オペランド及びYの和と差を同時に計算する。MAC7 50及びバタフライユニット760は、乗算命令の実行 中にそれぞれのオペランド上で平行してオペレーション

を行うことができるので、乗算命令は、乗算の計算結果とバタフライユニットのオペレーションの結果を同時に生成することができる。更に、MAC750の出力値(「計算途中」の値)を、直接マルチプレクサ718を通してバタフライユニット760に与えるように用いることによって、パイプライン処理を行うことができる。このような形にすることにより、スループットを高めることができるが、これはレジスタファイル733に於ける計算途中の値をロードし、次に読み込むことで起こる遅れがなくなるからである。

【0094】第1パスIDCTのバタフライオペレーションの結果はTMEM136に流されるが、これに対して第2パスIDCTオペレーションのバタフライオペレーションの結果はクランプ729によって「クリッピング」され、PMEM137へ流される。映像デコードのためにSPU140によって実行されうるプログラムは、米国特許出願第07/890、732号に記載されている。

【0095】MPEG規格は音声ビットストリームに注 入されるエラーコードを画定しないが、これはどのよう 20 なビット結合データも、音声データフレームの層1また は層2のビットストリームに於いて有効に現われ得るか らである。この代わりに、検出されたエラーを含む如何 なる音声データバイトについても、CD-DSPは分割 されたエラー信号を生成する。図1の音声映像デコーダ 100は、音声/エラーコードインジェクタ118を有 するが、これはエラー信号をCD-DSPから受け取っ たとき、シリアルバス104上で受け取られた音声デー タの部分を、音声データフレームに於いてまれにしかみ られないビット結合データに変化させるものである。コ 30 ードFIFO115はエラー信号に対し9番目のビット と共に、2バイトのコード化されたデータを格納するべ く18ビットの幅を持つ。音声エラーコードインジェク タ118はコード化されたデータのエラービットを探 し、エラービットがセットされている場合は、エラーコ ードでそのバイトを上書きする。例えば、音声データス トリームを受け取っている間にデコーダ100がエラー 信号を受け取った場合は、音声エラーコードインジェク タ118は、音声データフレームに、16進法で7FF D7FFDの整合された値の32ビットワードを挿入す 40 る。この場合、エラーコードはエラー及び3つの他のバ イトでこのバイトを置き換える。実際の、音声のための MPEGデータストリームの統計学研究によれば、この 32ビットの値\$7FFFD7FFDは、音声データの 中で100時間に1回の割合よりも小さい発生率しか有

【0096】エラーを有するバイトは、コードFIFO 115に書き込まれた時はエラーコードで上書きされる ことができないが、これはデータストリームの型が異な れば、異なったエラーコードを用いているためであり、 デコーダ100はデータがコードFIFO115から取り除かれるまでエラーを含んだデータストリームの型を同定することができないからである。例えば、音声映像デコーダ100は、音声データストリーム、映像データストリーム、及びリリック (lylic) データストリームを受け取ってもよい。映像データストリームに於けるエラーは、\$00001B4で上書きされる。リリックデータストリームに於けるエラーは、32ビットの0で上書きされる。

32

【0097】音声データフレームのためのエラー信号を 受け取ったときは、ホストインターフェイス110が8 ビットシフトレジスタに1を挿入するが、このシフトレ ジスタは全ての音声データパケットに対して1度だけシ フトされるものである。従って、シフトレジスタに於け る値は多くの音声データフレームに対して0ではなく、 シフトレジスタから1を移動させるのに必要なシフト数 と等しいかそれより大きい数である。シフトレジスタに 於ける値は、DRAM160に於ける入力音声データバ ッファがエラーコードを含むことができる時間に対して Oでない値をとる。VLC/FLCデコーダ120は、 デコードされた全ての音声フレームに於けるエラーコー ドに等しいビット結合データを捜すが、このときシフト レジスタに於ける値は0でない。ビット結合データが検 出された場合は、VLC/FLCデコーダ120はエラ 一隠蔽プロシジャ (error concealment procedure) を 初期化する。実際に注入されたエラーコードでないビッ ト結合データはめったに検出されないが、これはビット 結合データが短時間の間にエラーを含む音声フレームを 生起させる確率が小さいからである。

【0098】エラー隠蔽プロシジャは、データストリームに於けるエラーが音声の質に与える影響を最小化しようとする。例えば、サブバントデータに於いてエラーコードが発生した場合は、VLC/FLCデコーダ120がエラーコードで損なわれた要素を0で置き換え、これにより発生した音声はごく1部の周波数成分を失うだけですむ。エラーコードによって音声データフレームのサイドインフォメーションまたはヘッダが損なわれ、音声データフレームがデコードされ得なくなってしまった場合は、VLC/FLCデコーダ120は割り込み信号を発生してCPU150へ送る。CPU150は、前音データフレームを用いて失われたデータを再構成するか、SPU140にそのチャンネルの前音声データフレームを再びデコードさせるようにすることができる。

【0099】本発明の特定の実施例について述べてきたが、これは本発明の応用例の1つに過ぎず、これに限られるものではない。ここに開示した実施例の様々な改変を本発明の範囲を逸脱することなく行い得ることは当業者には明らかであろう。

[0100]

【発明の効果】従って、本発明により、回路の量を減ら

した効率的な音声映像デコーダ及び音声映像デコードの 方法が提供される。

【図面の簡単な説明】

【図1】本発明の実施例の1つに基づくMPEG音声映像デコーダのブロック図を示したものである。

【図2】本発明の実施例の1つに基づく逆グループ処理 回路のブロック図を示したものである。

【図3】本発明に基づく3を除数とする除算回路のブロック図を示したものである。

【図4】本発明に基づく3を除数とする除算回路の真理 10 値表を示したものである。

【図5】本発明に基づく3を除数とする除算回路のゲートレベル図を示したものである。

【図6】本発明に基づく5を除数とする除算回路のブロック図を示したものである。

【図7】本発明に基づく5を除数とする除算回路の真理 値表を示したものである。

【図8】本発明に基づく5を除数とする除算回路のゲートレベル図を示したものである。

【図9】本発明に基づく他の実施例の、逆グループ処理 20 回路のプロック図を示したものである。

【図10】本発明に基づく他の実施例の、3、5、若しくは9で除す除算を行うためのアドレスジェネレータの、ゲートレベル図を示したものである。

【図11】本発明に基づき、ウィンドウ処理の間に用いられる前ベクトル要素のメモリマップを示したものである。

【図12】本発明の実施例の1つに基づく信号処理ユニットの実施例の1つのブロック図を示したものである。

【図13】本発明の実施例の1つに基づく信号処理ユニ 30ットの実施例の1つのブロック図を示したものである。

【図14】本発明の実施例の1つに基づく信号処理ユニットの実施例の1つのプロック図を示したものである。

【図15】本発明の実施例の1つに基づく信号処理ユニットの実施例の1つのブロック図を示したものである。

【図16】本発明に基づく音声信号デコード処理の流れ 図を示したものである。

【図17】図16の処理のためのタイミング図を示した ものである。

【符号の説明】

- 100 音声映像デコーダ
- 102 ホストバス
- 104 シリアルバス
- 115 =- FFIFO
- 118 音声エラーコードインジェクタ
- 120 VLC/FLCデコーダ
- 125 デコーダFIFO
- 134~137 スタティックランダムアクセスメモリ (SRAM)
- 140 信号処理ユニット (SPU)

150 CPU

155 メインバス

160 ダイナミックランダムアクセスメモリ (DRA

34

M)


- 170 動き補償回路プロック
- 171 映像FIFOプロック
- 172 オーバレイFIFOブロック
- 173 補間器
- 174 ブレンド処理ブロック
- 175 コンバータ
- 176 映像バス
- 180 メモリコントローラ
- 190 出力音声FIFO
- 191 音声並直列変換器
- 192 音声バス
- 200 デコード回路
- 210 除算器
- 220~221 マルチプレクサ
- 230~232 レジスタ
- 300 除算回路
- 310、320 回路ブロック
- 311、321 被除数バス
- 312 余りバス
- 400 除算回路
- 410、420、430 回路ブロック
- 411、421、431 被除数バス
- 412 余りバス
- 413、423、433 商出力バス
- 434 余り出力バス
- 500 デコード回路
- 550 リードオンリメモリ (ROM)
- 560 アドレスジェネレータ
- 610、620、630 メモリマップ
- 702 ANDゲート
- 703 マルチプレクサ
- 704 デクリメンタ
- 705 クランプ


706、712、714、716、718、723 マルチプレクサ


40 707, 713, 715, 717, 725, 726, 7

- 27 レジスタ
- 711 乗算器
- 724 音声クランプ
- 728、730 マルチプレクサ
- 729 映像クランプ
- 732 ROM
- 733 レジスタファイル (ラウンダ)
- 750 MAC
- 760 バタフライユニット


50









【図13】






【図12】



【図16】



 $\mathcal{M}_{\mathcal{L}_{2}}^{\mathcal{H}}$

フロントページの続き

(51) Int. Cl. 6

識別記号 庁内

FΙ

技術表示箇所

H O 4 N 5/92 7/24

H 0 4 N 7/13

Z